

10 特許出願公開

公開特許公報(A)

昭60-225888

@Int_Cl.4

識別記号

庁内整理番号

❷公開 昭和60年(1985)11月11日

G 09 G G 06 F 1/02 3/14

7923-5C 7622-5B

審査請求 未請求 発明の数 1 (全9頁)

❷発明の名称

ラスタスキャン型図形表示装置

创特 昭59-82445

の田 昭59(1984) 4月24日 顋

母発 明 者

H

門真市大字門真1006番地

松下電器產業株式会社内 松下電器產業株式会社内

母発 明 者

刈 谷

門真市大字門真1006番地 郎

門其市大字門真1006番地

包田 頣 松下電器產業株式会社 人 砂代 理

弁理士 宮井 暎夫

1.発明の名称

ラスタスキャン型図形表示装置

2. 特許請求の範囲

(1) ラスタスキャン方式の陰極線管と、この陰 極線管上に表示する図形の画面表示位置と1対1 に対応する表示アドレスを発生するとともに前記 陰極維管に対する垂直および水平同期信号を発生 する画面表示制御信号発生器と、ニブル機能を有 するダイナミックメモリ素子で構成されて前記路 極線管上に表示する図形に対応するピットデータ を記憶し、前記護面表示制御信号発生器から表示 アドレスが与えられた時にニブル楓組によってそ の表示アドレスからそれにつづく連続したアドレ スの複数のピットデータを順次出力するフレーム メモリと、このフレームメモリから出力される復 数のピットデータを書込み信号によって記憶し続 出し信号によって前記陰極線管の表示タイミング と同期して記憶した複数のピットデータを収次技 出し前記降極線管にビデオ信号として与えるデー

タラッチとを備えたラスタスキャン型図形表示装 黑.

四 前記データラッチをファーストイン・ファ ーストアウト型メモリ素子を用いて構成した特許 請求の範囲第山項記載のラスタスキャン型図形表 示益置。

四 前記データラッチをDタイプフリップフロ ップを用いて構成した特許請求の範囲第(1)項記載 のラスタスキャン型図形表示装置。

(A) 前記データラッチは、書込みアドレス信号 によって選択されたレジスタに客込み信号のタイ ミングで入力データを審込み、統出しアドレス信 号によって選択されたレジスタのデータを統出し 信号のタイミングで読出すように構成している特 許請求の範囲第山項配載のラスタスキャン型図形 没示装置。

3. 発明の詳細な世男

選案上の利用分野

・この発明は、コンピュータによる図形情報処理 システムで使われるラスタスキャン型図形表示装

時間略60-225888(2)

置に関するものである。

従来例の構成とその問題点

近年、プリント基板の設計。機構設計、グラフィックデザインなどの図形情報を処理する分野では、Computer Aided Design / Computer Aided Hanufacturing (以下CAD/CAMと略す)など、コンピュータの高速大容量情報処理能力を利用した図形情報処理システムの普及が著しくなっている。

第1回に図形情報処理システムを構成する概要の一例を示す。第1回において、aは図形情報の数値処理や他のコンピュータシステム間とのデータに送などを行なうコンピュータ本体である。b およびc は図形情報などの各種データを記憶する は図形情報などの各種データを記憶する は図形情報などのである。 f は図形情報をシスタスキャン型階極線管 (以下CRTと呼ぶ)上の表示するラスタスキャン型階極線管 (以下CRTと呼ぶ)上の表示するラスタスキャン型階極線管 (以下CRTと呼ぶ)

処理結果を表示したりするためのキャラクタ協末 装置である。 h は図形情報を入力するためのディ ジタイザである。

こうした図形情報処理システムの利用者からは、 扱う図形情報の複雑化・情報量の増加のため、図 形情報を理システムの中でも特に、図形情報をコ ンピュータ本体から受取り、CRT画面上に表示して 担実を主に、表示の関係を 大変型の向上に表示して、表示の関して というコンピュータシステムの利用で の関末が強い。またここ数年、人環の を発達に対し、表示の は他の要求が強い。またここ数年、人環境の の関連からコンピュータシステムの利用で の見地からコンピュータシステムの利用で の見地からコンピュータシステムの利用で の見地が進み、ラスタスキャン型CRTを使用した 表示数置に対しては、フリッカの減少など、利用 を可えるような表示数置が求められてき でいる。

このような利用者側からの要求に応じて、最近 のラスタスキャン型図形表示装置は、表示画素数 の拡大のために画面表示用のメモリ容量を増加さ せたり、フリッカを減らすためにフレーム周波数

を上げるなどによる英級能化が進んでいる。

以下、図面を参照しながら従来のラスタスキャン型図形表示装置について説明する。

第2図は従来のラスタスキャン型図形表示装置。 のブロック図を示すものである。第2図において、 l は西面表示制御信号発生器(CRT Controller :以下CRTCと呼ぶ)で、タオミング発生為10。 - からのCRTCクロックを分周して、フレームメ モリ5に対し表示アドレスを、またCRTに対し 西面上に西像を構成するために使用する垂直・水 平同期信号を発生するものである。ここで、表示 アドレスとは、第3図に示すように、フレームメ モリ 5 のデータを C R T 画面表示位置に対応して - 順次統出し、CRT西面上にそのデータに対応し たドットパターンを、データ中の1ピットの内容 が、1 のときはCRT西面上の1ピットをオン し、"О"のときはオフするという方法で表示す るために、フレームメモリ5に印加するアドレス である.

2は Central Processing Unit (以下CPU

と呼ぶ)であり、タイミング発生器10からのクロックに従って、CRTC1に対し垂直・水平同期信号のタイミングパラメータなどの設定を行なったり、フレームメモリ5に対して図形データの設定。確正などのためにデータの読書きを行なったりする。

3は、CPU2からの図形データの普込み、統出しのために出されるCPUアドレスとCRTC1からの表示アドレスとを、前記両アドレスが同時に出力されてCRT画面上にちらつきが生じないように、切替えてフレームメモリるのアドレス
人力増子に印加するためのアドレス切替器である。

4は、フレームメモリ5に対しCPU2が図形 データを書込むときに、CPU2のデータバス13 とフレームメモリ5のデータ入力帽子とを接続す るためのパッファである。

5 は、第3回に示すようにCRTの画面上に表示する図形の画面表示位置と1対1に対応した表示でドレスに図形データを記憶するフレームメモリであり、データの人力値子と出力値子が別にな

時間昭60-225888(3)

っている。

6は、CPU2がフレームメモリ5の内容を挟出すときに、CPU2のデータバス13とフレームメモリ5のデータ出力増子とを接続するためのバッファである。

7は並列直列変換器であり、フレームメモリ 5から出力される並列の図形データを、タイミング発生器 1 0 からのビデオクロックに従って直列データに変換するものである。

8はCPU2の動作を制御するプログラムなど を記憶している主記憶メモリである。9は発展器 で、装置の動作の基本となるクロックを発生する。 10はタイミング発生器で、発展器9より得られ る前記クロックを分周して並列直列変換器7の並 列データロードクロックやCRTC1および CPU 2の動作クロックやフレームメモリ5に対する制 御クロックなどを発生する。

1 1 はCRTC1から出力される表示アドレスをアドレス切替器3の一方の入力増子に伝えるための表示アドレスパスである。1 2 はCPU 2 の

アドレス出力をアドレス切替召3の他の入力領子や主配性メモリ8のアドレス入力領子等に転送するためのアドレスバスである。13は、CPU2とCRTC1やバッファイ・主記性メモリ8、バッファ6などとの間で、制御パラメータや図形データやプログラムなどを転送するためのデータ・バスである。

14は発展四旬の前記基本クロックをタイミング発生四10で分間したものをCRTCクロック基本クロックとして伝えるためのCRTCクロックと同様につる。15は、前記CRTCクロックと同様に発展の前記基本クロックをタイミング発生四10で分周したものをCPU2に基本クロックはである。16は、フレームメモリ5に対し、CPU2から図形プータを寄込むときに使用するWRITE信号はである。

17は、フレームメモリ5に対し、行アドレス を設定するための行アドレス選択信号 (Row Adde 38 Select 信号-以下RAS信号と略す)を伝え

るRAS信号線である。18は、フレームメモリ 5に対し、列アドレスを設定するための列アドレス選択信号(Column Address Select 信号一以下 CAS信号と略す)を伝えるCAS信号線である。 RAS信号およびCAS信号は、例えば、フレームメモリ 5を構成するメモリ素子としてダイナミックRAM(Dynamic Randam Access Hemory — 以下、DRAMと略す)を使用すると、DRAMのアドレスは成が行アドレスと列アドレスの組合せで特定のデータビットを読書きできるようになっており、これら行アドレスと列アドレスを順次、DRAMに設定するためにDRAMに印加される信号である。

19は、発振四9の前記クロックに従ってタイ ミング発生四10が作るピデオクロックを伝える ためのピデオクロック様である。20は、並列政 列変換四7から出力されるピデオ信号をCRTに 伝えるためのピデオ信号様でり、上記ピデオ信号 は並列政列変換四7に投定された図形データが前 記ピデオクロックに従って政列データとして出力。 されるものである.

以上のように構成されたラスタスキャン型図形表示装置について、以下その動作を説明する。 CRTC1から出力される表示アドレスが、アドレス切替器3を介してフレームメモリ5のアドレスに対応する ス人力端子に印加され、前記アドレスに対応する フレームメモリ5内の図形データが出力される。 この図形データは、並列直列変換器7によって前記ピデオクロックに従って並列データから直列データから直列データに変換され、ピデオ信号として出力される。

続いて、フレームメモリ 5 が記憶する図形データに対するCPU 2 の書込み、検出し動作について以明する。CPU 2 は、アドレス切替器 3 を介して、フレームメモリ 5 に対し、図形データの書込みや検出しを行なうためのアドレスを印加する。そして、データ書込みの場合は、バッファイを介して前記アドレスに対応するフレームメモリ 5 から CPU に対応するフレームメモリ 5 から CPU

2が図形データを決出す。

以上が、フレームメモリ5に記憶されている図形データをCRTC2から出力される表示アドレスに従って順次CRT画面上に表示する動作と、CPU2がフレームメモリ5の必要なアドレスに対して図形データを挟み書きする動作の説明であるが、ここで、この発明において関係しているフレームメモリ5周辺の詳細な構成と動作について、第4図および第5図を用いて説明する。

してのデータ入出力線はそれぞれ8本ずつになっている。

ここで、現在説明しているラスタスキャン型図 形表示装置の性能を、CRT画面表示構成が水平 方向1280ドット、垂直方向1024ドット. フレーム周波数を60肚とすると、現在のラスタ スキャン型CRTの性能からピデオ信号の同周波 敗はおよそ100M肚必要になる。一般に、DR AMは、アドレスをRAS信号およびCAS信号 によって印加して、データを読み書きした後、再 びアドレス入力が加えられるまでのサイクル時間 が約250nェ~400nェかかる。前記DRA Mにより構成されたフレームメモリ5に対しては、 第 2 図 C P U 2 からの図形データの書込み、読出 しのための期間(以降CPU期間とする)と、 CRT西面上に表示するために、CRTC2によ り仰られる表示アドレスに対する図形データを挟 出す期間(以降CRTC期間とする)の2つの期 間が交互に繰返されるため、前記DRAMのサイ クル時間を400nsとすると、CRTC2が長

ネアドレスをフレームメモリ5に印加して、フレームメモリ5から図形データの表示のために提出し、続いて前記CPU期間が入り再びCRTC2がフレームメモリ5に表示アドレスを印加できるまで800nsかかることになる。

一方、ビデオ信号としては、周波数100ML. 周期10nsで1ドットに対応するフレームメモリ5の1ピットのデータを順次送る必要があるため、CRT画面上に表示するためのフレームメモリ5の統出し周期800nsをビデオ信号周期10nsで割って、

800ns+10ns=80 から、一度に80ビットの図形データをフレームメモリ5から検出し、並列直列変換器7にセットしなければならない。並列直列変換器7には、変換用クロックとして、ビデオ信号と同じ10nsの周期の前記ビデオクロックが印加され、図形データが順次前記ビデオクロックに従って直列データとして出力され、ビデオ信号となる。

したがって、ビデオ信号間波数100M取でサ

以上が従来例の構成および動作についての説明 である。しかしながら、上記のような構成では、 使用虫子数が多く、プリント基板実装の問題。 電 源消費量、信頼性、コスト等の問題点を有してい た。

発明の目的

この発引は、上記性来例の問題点を解消するも

特別昭60-225888(5)

ので、フレームメモリ 5 をCRT画面構成上最少 限必要なメモリ素子数で構成し、並列直列変換器 などの素子数も抑えることにより、コストが安く、 フリッカの少ない高解像度の画面を表示すること のできるラスタスキャン型図形表示装置を提供す ることを目的とする。

発明の構成

この発明によるラスタスキャン型図形表示装置は、ニブル風能をもったDRAMと、このDRAMのデータ出力値子に接続されてデータを一定量蓄限できるデータラッチ素子と、このデータラッチ素子と、このデータラッチ素子と、このデータラッチ素子と、このデータラッチ素子と、このデータラッチ素子との出力が一タをピデオ信号に変換する並列変換素子とで構成され、CRT画面構成上最小限のメモリ素子数で創記ラスタスキャン型図形表示装置を構成することができるものである。

実施例の以明

以下、この発明の一実施例について、図面を参照しながら以明するが、ラスタスキャン型図形表示装置全体の構成と、動作については、第2図の

従来例の構成と動作についての説明と同じである ので、この発明に関するフレームメモリ周辺の詳 種なプロック図の構成と動作についてのみ説明す る。

第6回がこの発明の一実施例におけるラスタス キャン型図形表示装置のフレームメモリ周辺のブ ロック図を示すものである。第6図は、特にラス タスキャン型図形表示装置の性能が従来例でのも のと同じく、西面構成が水平方向1280ドット. 垂直方向1024ドットでフレーム周波数が60 LL. ビデオ信号が100MLのときのこの発明で の構成例を示してある。アドレス切替者 3. パッ ファも。フレームメモリ5、パッファ6、並列政 列東換費でおよび信号線11.12.13.16. 17.18.19.20については、前記従来例 の以明と同じであるので省く。ただし、フレーム メモリ5を構成するそれぞれのメモリブロックは. 第5回のDRAM8業子の構成と同じであるが、 D'R A M としてはニブル機能をもったものを使用 する.

ここで、ニブル機能とは、メモリ内容を挟出すためにDRAMのアドレス入力値子に、行アドレスをRAS信号をそれぞれ印加し、データを挟出した後、RAS信号をしゅいないのままにして、CAS信号をしゅいないからHighレベルにし、再びしゅッレベルにもどすとつぎのアドレスのデータが挟出され、以後同じ動作を構返すと、順次高速にデータを挟出すことができる機能をいう。

また、西面構成上最低限必要なメモリ容量は、 1280×1024-1310720ビット であり、これを64Kbit DRAMで構成すると、

1310720+65536-20素子となり、この発明ではこの数でフレームメモリ5 を構成することができるが、説明の便宜上64K b11 DRAMを24素子用いることにする。 したがって、フレームメモリ5を構成するメモリ ブロック(DRAM8素子で構成されている)は 3組(5-1a、5-2a、5-3a)で良い。

1 .

つぎに、21はデータラッチであり、第7回に データラッチ21に用いるデータラッチ素子の様 成を示す。このデータラッチ素子(例えばTTL のSN74LS670×2)は、8ピットの並列 データを書込みアドレス信号22と書込み信号23 によって記憶するレジスタを4個もち、前記書込 み信号23および書込みアドレス信号22と非同 期に前記レジスタの内容を、読出しアドレス信号 24と読出し信号25によって読出すことができ る素子である。また、この素子の出力はトライス テート出力になっており、読出し信号25がHigh レベルのときは、出力は関放状態になっている。

データラッチ業子は、具体的には、8 bitのデータ入力を4個のレジスタ30 a ~ 3 0 d に共通に入力し、4個のレジスタ30 a ~ 3 0 d の出力を終出し選択国路32に加え、統出し選択国路32の出力をトライステート出力国路33を介し8 bitのデータ出力として取出すようになっている。4 個のレジスタ30 a ~ 3 0 d のどれにデータを害込むかは、害込みアドレス信号22と害込み信号

特局昭60-225888(6)

2 3 によって書込み選択国路 3 1 が選択する。また、統出し選択国路 3 2 は統出し選択アドレス信号 2 4 によってレジスタ 3 0 a ~ 3 0 d の出力のうちどれを出力するか選択し、トライステート出力回路 3 3 は統出し信号によって開閉を切替える。データラッチ 2 1 は、上配構成のデータラッチ系子を 3 個 (2 1 - 1 、2 1 - 2 、2 1 - 3) で構成され、審込みアドレス信号 2 2 、審込み信号 2 3 および統出しアドレス信号 2 4 は 3 個のデータラッチ素子 2 1 - 1 、2 1 - 2 、2 1 - 3 に共通に加え、統出し信号 2 5 は各々個別 (2 5 a 、2 5 b 、2 5 c) に加える。

以上のような構成で、この発明の一実施例における図形データ表示動作について、第8図を用いて説明する。同図のCRTC期間に表示アドレスがアドレス切替器3を介してフレームメモリ 5内の各メモリブロック5ー1a.5ー3aのアドレス人力増子に行。列アドレスとして印加されると、各メモリブロック5ー1a.5ー2a.5ー3aから図形データが出力され、出力された

図形データは、データラッチ21内の各データラッチ素子21-1.21-2.21-3のデータ入力過子に印加され、同時にデータラッチ素子21-1.21-2.21-3に対し、前記書込みアドレス信号22と前記書込み信号23が印加されると、図形データはデータラッチ素子21-1.21-2.21-3内のレジスタに記憶される。

以上のようにしてフレームメモリ 5 内の各メモリブロック 5 - 1 a 。 5 - 2 a 。 5 - 3 a からニブル動作で順次図形データを挟出し、データラッチ素子 2 1 - 1 。 2 1 - 2 。 2 1 - 3 の 4 個のレジスタ 3 0 a ~ 3 0 d に連続的に図形データを記憶する。一方、データラッチ素子 2 1 - 1 。 2 1 - 2 。 2 1 - 3 に対して、図形データが配憶されているレジスタ内容を挟出すために、映出しアドレス信号 2 4 と映出し信号 2 5 がデータラッチ 21 に印加される。映出し信号 2 5 は、データラッチ素子 2 1 - 1 。 2 1 - 2 。 2 1 - 3 に それぞれ25 a 。 2 5 c として印加される。第 8 図の期間 2 6 では 2 5 a がし。マレベルになっており、デ

ータラッチ素子の21-1の出力がアクティブになり、前記データラッチ素子21-1が記憶している図形データが提出され、並列直列交換器7に取り込まれビデオクロックに従って直列データに変換され、ビデオ信号となる。つぎに期間27ではデータラッチ素子21-2がまた期間28ではデータラッチ素子21-3がそれぞれ選択され、上述のようにビデオ信号が作られる。

以上のように、挟出しアドレス24の示すデータラッチ内の各レジスタ内容がビデオ信号になると、提出しアドレス24がつぎのレジスタを示し、同一手順で順次ビデオ信号に変換され前の表示期間にフレームメモリ5からデータを全てビデオ信号に変換する。そして、次のCRTC期間に再びフレームメモリ5から図形データがデータラッチ21に害込まれ、同様な手順でその図形データがビデオ信号に変換される。

以上がこの発明の一実施例における図形データ 表示動作についての説明である。なお、CPU2 からフレームメモリ 5 に対する図形データの抗み 書き動作については、従来例の説明と全く同じで あるので省略する。

ここで、この発明の表示動作における具体的な タイミング関係を考えると、フレームメモリ5の メモリブロックは、5 - la、5 - 2 a、5 - 3 a の3組が並列になっているので、図形データは8 ピット×3m24ピット並列に挟出され、一方デ ータラッチ素子21-1.21-2.21-3は それぞれ 8 ビットレジスタを 4 レジスタずつもっ ており、データラッチ全体では24×4=96ビ ットデータを表示期間中に記憶し、この96ピッ トのデータを順次並列直列変換器7でビデオ借号 に変換する。前記ピデオクロックは10mょとし ているから、表示期間中にフレームメモリ5の図 形データをデータラッチ21に書込んでから、再 びデータラッチ21に表示用図形データを設定す るまで96×10-960n's の間隔がある。こ れは、DPAMのサイクル時間の関係からCPU 読み書き期間と表示期間とを合わせて最低必要な

時間昭60-225888(ア)

800ns(DRAMのサイクル時間を400nsとする)を越えており、この発明の構成で、従来例での図形データ表示動作と同一の動作を行なうことができる。

この発明の構成では、DRAMが24差子、バッファ6が3差子、データラッチが3差子、並列直列変換器が1差子ですみ、DRAM差子の数だけでも、24/80=3/10になっている。

なお、以上の説明において、データラッチ21を提成する妻子には、データ書込みクロックとデータ接出しクロックの入力嫡子を育し、内部に一定量の並列ピットデータを蓄積でき、書込みクロックとよって書込まれた順に、書込みクロックと非同期に提出しクロックによって並列ピットデータを提出すことができる。First - In First - Oet メモリ素子を用いても全く同様の作用および効果を有するものである。

さらに、データラッチ21を構成する素子として、Dタイプフリップフロップを用いても全く間様の作用および効果を育するものである。

発明の効果

以上のように、この発明によれば、ニブル機能を有するダイナミックメモリ素子と、一定量のボータを別々の囃子から書込み読出してきるデータラッチ素子とを用いることにより、ラスメモリーを提成することがで、フレームメモリを提成することができ、基板実装素子数の減少、消費電力の減少のでき、人の低減といった優れた効果が得られるものである。


4. 図面の簡単な説明

第1回は図形情報処理システムの一例を示す斜 複図、第2回は従来のラスタスキャン型図形表示 装置のブロック図、第3回はフレームメモリの内 容とラスタスキャン型CRT画面上のドットのの 対応関係を示した説明図、第4回は第2回のは ームメモリ周辺の幹額なブロック図、第5回はウ クの1個のブロック図、第6回はこの発明の一実 発例におけるフレームメモリ周辺の絆額なブロッ

ク図、第7図は第6図のデータラッチを構成する データラッチ素子のブロック図、第8図は第6図 の各部のタイミング図である。


2 … 西面表示制御信号発生器、5 … フレームメモリ、7 … 並列取列交換器、 21 … データラッチ


代理人 弁理士 曾 井 暎 夫 大型升 之井元



第18


持局昭60-225888 (8)






第 4 図

消费昭60-225888 (9)





M 8 A